3纳米芯片面积比5纳米产品缩小35% 耗电量减少5

 全讯平台     |      2020-01-06 16:02
三星电子副会长李在镕近日欣赏正在开发“全球第一个3纳米级半导体工艺”的韩国京畿道华城半导体工厂,并听取了关于3纳米工艺技术的陈说,他还与三星电子半导体部分社长团评论了新一代半导体战略。
 
据了解,三星电子计划运用极紫外光刻(EUV)工艺,前进在7纳米以下精细工程商场的比例。3纳米级半导体工艺计划首要应用到三星的晶圆代工(foundry)工程之中。三星计划下一年下半年在全球最早完结3纳米级芯片的批量生产。
 
三星电子将在最新的3纳米工程中运用不同于其他工程的新一代工艺“GAA”。三星电子负责半导体工业的部分表明,依据GAA工艺的3纳米芯片面积可以比最近完结开发的5纳米产品面积缩小35%以上,耗电量减少50%,处理速度可前进30%左右。